高电子元器件的抗静电能力的措施

dgwang1

  a) PCB上应尽量缩短引线长度，PCB上所有的回路面积都应尽可能小；
b) 安装在印制板上的具有金属外壳的元器件如复位按钮、拨码开关、晶振，其金属外壳一定要接地；
c) 对于双层板，如印制板上的电源引线过长，每隔8厘米应在电源与地之间接入一个去耦电容；
d) 集成电路的电源和地之间应加去耦电容(0.01μF～0.1μF)，去耦电容要并接在同一芯片的电源端和接地端且紧靠被保护的芯片安装。对于电源和地有多个引脚的大规模集成电路，可设多个去耦电容。对于动态RAM，去耦电容的容量应较大(0.1μF)；
e) 大规模集成电路，尤其是EPROM、FLASH MEMORY、EPLD、FPGA等类型芯片，每个去耦电容应并接一充放电电容。小规模集成电路，每10片也要加接一个充放电电容。该电容以10μF的钽电容或聚碳酸脂电容为宜；
   f)  MOS器件所有不用的输入端引线不能悬空，应视不同电路接到电源地、电源（源极）VSS或电源（漏极）VDD上；
   g) 使用长输入电缆时，应采用滤波网络，电源输入端可用LC网络滤波；
   h) 不准将安装在印制电路板上的ESDS元器件的引线，不经任何保护电路直接与电连接器的端子相连；
   i)  产品的接口电路尽量采用ESD敏感度为3级或不敏感的元器件；
   j) 与ESDS产品联结的键盘、控制面板、手控装置、开关及锁定装置等应设计成能通过机壳地线直接泄放人体上的静电荷；
   k) 元器件和组件布置应将ESDS元器件远离产生静电场的部件如排风扇等，必要时应采用静电抑制技术或静电屏蔽；