电磁兼容小小家

 找回密码
 注册
查看: 4533|回复: 10

集成电路里时钟频率与EMC

[复制链接]
发表于 2009-3-24 10:52:12 | 显示全部楼层 |阅读模式

老伙计,请登录,欢迎回家

您需要 登录 才可以下载或查看,没有帐号?注册

x
  在集成电路设计时,IC工程师会将芯片内的多个时钟频率设置为不同值,来错开频段,防止干扰。不知道是不是这样的。
发表于 2009-7-20 14:34:25 | 显示全部楼层
Yes, it be calles the frequency plan [s:11]  [s:11]
发表于 2009-7-20 14:39:58 | 显示全部楼层
很多是用倍頻
发表于 2009-8-11 17:33:43 | 显示全部楼层
应该不是这样。通常是有一个基本的VCO,其余所须频率由其分频得到
发表于 2009-9-10 14:35:34 | 显示全部楼层
不知道加上时钟歪斜skew能有多少贡献。
发表于 2009-12-2 16:50:29 | 显示全部楼层
这上面的英语是什么意思啊
发表于 2009-12-8 22:03:07 | 显示全部楼层
第一次看到这个说法
发表于 2010-2-20 18:02:59 | 显示全部楼层
不是这样的,除非芯片有两个以上时钟域,要么都采用同一时钟
发表于 2011-10-16 09:34:02 | 显示全部楼层
[s:10]
发表于 2012-12-18 10:04:20 | 显示全部楼层
一般时钟是用晶体频率来分配及倍频来得到各个不同的时钟频率的

发表回复

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|小黑屋|电磁兼容网 电磁兼容小小家 EMC工程师家园 电磁兼容(EMC)小小家学习园地

GMT+8, 2024-3-29 13:44 , Processed in 0.098079 second(s), 20 queries .

快速回复 返回顶部 返回列表